ARQUITECTURAS CISC Y RISC

El diseño de procesadores hoy en día dependerá mucho de cuál será su juego de instrucciones. Esta dependencia de diseño se hace por dos principales razones.

1. El conjunto de instrucciones decidirá el diseño físico del procesador.
2. Las operaciones que se ejecuten  tendrán que ser programada en el lenguaje del tipo de procesador diseñado. 

Es por ello que surgen estos dos tipos de arquitectura de procesadores: CISC Y RISC.

RISC (Reduced Instruction Set Computer.)

Como su nombre indica este tipo de arquitectura es de un conjunto de instrucciones reducidas. La razón por la cual se creó este este tipo de arquitectura es la de posibilitar la segmentación y la sincronización en la ejecución de instrucciones, reduciendo los accesos de memoria. Esto hace que sea innecesario al acceso de memoria debido a que solo ejecuta instrucciones específicas, dependiendo la función que le quiere dar el usuario.

Otra de las ventajas que ofrece la arquitectura RISC es que, el lenguaje de programación es de lenguaje alto, por lo tanto se asemeja al lenguaje humano. En la programación de esta arquitectura existen los compiladores para traducir el lenguaje humano a lenguaje ensamblador. Ejemplos de esta arquitectura son los Arduino y RaspberryPi, que con estos se pueden programar ciertos dispositivos que puedan realizar una instrucción a la vez. Por eso se dice que son de instrucciones reducidas.

CISC (Complex Instruction Set Computer.) 

Esta arquitectura puede procesar instrucciones complejas, son de la primera corriente de construcción de procesadores, como: Motorola 6800, Zilog, y toda la familia de Intelx86, AMDx86-64, usada en la mayoría de computadoras personales actuales.

En la arquitectura CISC se encuentra un conjunto de instrucciones amplias y permiten operaciones complejas, que se pueden ingresar varias instrucciones a la vez, a diferencia de la arquitecura RISC que únicamente ejecuta una sola instrucción a la vez. Para realizar una sola instrucción CISC es necesario de 4-10 ciclos de reloj. La arquitectura CISC utiliza un lenguaje de programación de bajo nivel, también conocido como lenguaje ensamblador o lenguaje máquina, en este tipo de programación no existen compiladores. 

ARQUITECTURA DE HARVARD

Fue desarrollada en Universidad de Harvard de los Estados Unidos, por esta razón se le conoce como Arquitectura de Harvard.

Las computadoras que cuentan con esta arquitectura tienen asignado una memoria para datos y otra para instrucciones y, que éstas trabajan independientemente. La función principal de esta arquitectura es almacenar datos separados, proporcionando rutas de señal diferentes para los datos y las instrucciones. Una arquitectura Harvard puede ejecutar instrucciones y procesar datos al mismo tiempo debido a que cada memoria tiene un bus de direcciones propio.

ARQUITECTURA DE VON NEUMANN

Es un tipo de arquitectura de computadoras que fue explicado pro el físico y matemático John Von Neumann, donde muestra como funciona y la forma en la que se interconectan los componentes de hardware. 

Las computadoras que cuentan con esta arquitectura utilizan un sistema de almacenamiento de datos e instrucciones. Para llevar a cabo este funcionamiento hace uso de la Unidad Central de Procesamiento (CPU), el cual cuenta con una Unidad Aritmética Lógica (ALU) que realiza cálculos lógicos y matemáticos; Unidad de Control, que dirige la secuencia de pasos para llevar ciclos completos de ejecución de instrucciones; registros, para controlar instrucciones en ejecución y manejar direccionamiento de memoria; contador de programa, un registro interno del procesador que almacena la dirección de la última dirección leída. Sistemas de entrada y salida que precisan comunicación con el mundo exterior. La memoria principal, que contiene un conjunto de celdas que están asociadas con un número denominado dirección de memoria y sirve para almacenar datos de forma temporal que se utilizarán posteriormente.
Toda esta secuencia es realizada en el mismo sistema de buses: datos, direcciones y control. Por lo tanto en esta arquitectura no se puede realizar una extracción de instrucción y operación de datos al mismo tiempo, ya que se comparte en bus en común y, esto limita el rendimiento del sistema, a esto se le conoce como Cuello de Botella de Von Neumann.

CUELLO DE BOTELLA DE VON NEUMANN

Para solventar el inconveniente del rendimiento del sistema de esta arquitectura, se creó un mecanismo que se le conoce como memoria caché. Esto permite iniciar instrucciones antes de terminar el ciclo de instrucción anterior. De esta manera se logra un acceso rápido a uno de los recursos con los que cuenta la CPU, es por ello que se dice que la memoria cache es un puente que existe entre el procesador y la memoria principal.